千人下载|详解TI电源设计研讨会课件,300WLLC半桥:从零设计一个不跳步的完整算例
- 2026-10-25 15:31:06
设计的本质不是套公式，而是在“增益能力”和“导通损耗”之间找那个平衡点。
直接动手：拿一份典型规格，从第一个决策走到最后一颗电容的选型，每一步都给出实际数字和背后的判断依据。
（本文援引TI电源设计研讨会课件，后台私信获取下载方式）
规格取自一份经典的 300 W 低输出电压应用（服务器 / ATX12 场景）：输入 375–405 V，输出 12 V / 25 A，效率要求 ≥ 90%，开关频率 70–150 kHz。
01
PART
立靶子
SPECS · 规格与第一个工程决策
对应的功率级电路框图如下，控制芯片用的是一颗八脚谐振模式控制器（UCC25600）：
— 设计实例的完整电路框图：半桥 Q1/Q2 + 谐振网络 Cr / Lr / Lm + 中心抽头整流 + 八脚谐振控制器
第一个决策：为什么开关频率要压在 150 kHz 以下
这不是随便定的。传导 EMI 的测试频段正是从 150 kHz 开始（CISPR 系列标准的下限）。把开关频率压在这条线以下，可以让最关键的基波与低次谐波落在测试频段之外。
这是工程经验里非常实用的一条：EMI 整改的成本远高于把频率降低一点点的代价。
频率选择的两个方向也要清楚：
频率降低
变换器体积变大、磁性元件更笨重；同时开关损耗占比下降、ZVS 带来的收益变小，导通损耗成为主导，LLC 的优势被稀释。
频率升高
ZVS 的收益相比硬开关拓扑更明显，功率密度提升；但元件可得性、寄生参数影响、磁芯损耗等问题会接踵而来。
！一个高频下的隐藏问题 🕳
变压器绕组寄生电容 Cw 在高频下会改变增益曲线的形状，让原本平滑的曲线出现额外谐振点。频率越高，这个效应越明显。
02
PART
五步定参
FIVE STEPS · 从规格到谐振三件套
整条设计链路可以画成一张流程图：从规格出发，定变比、算增益边界、选 Ln 与 Qe、算等效负载，最后落到谐振网络的三件套，中间还有一道“是否在限值内”的回检。
— 谐振网络设计流程图：左侧是选 Ln / Qe 用的峰值增益曲线与增益复核曲线
下面按这五个步骤逐一定参数。
确定变压器变比 n
让额定输入、额定输出正好对应 M_g = 1 那一点。取额定输入 390 V、额定输出 12 V：
n = (V_in_nom / 2) / V_o_nom = (390 / 2) / 12 = 16.25 ≈ 16
这里保留小数的原因：取整会让 M_g = 1 的工作点偏离额定工况，而这恰恰是我们最想要的位置。取 16 后实际 M_g 会略小于 1，这点余量后面选 Ln 时会用到。
确定增益边界 M_g,min 与 M_g,max
把“规格”翻译成“增益需求”，也是新手最容易算错的一步。
M_g,min = n × (V_o,min + V_F) / (V_in,max / 2) = 16 × (12 × 1.01 + 0.7) / 202.5 = 0.99
M_g,max = n × (V_o,max + V_F + V_loss) / (V_in,min / 2) = 16 × (12 × 1.01 + 0.7 + 1.05) / 187.5 = 1.18
三个符号的含义：
V_F = 0.7 V：副边整流二极管的正向压降，必须补偿进输出电压，否则满载会掉压；
1%：线路与负载调整率要求带来的电压余量；
V_loss = 1.05 V：由效率倒推的等效压降。
第三步的算法值得单独讲。假设效率 92%（高于规格要求的 90%），损耗占 8%，把这些损耗全部折算到输出端：
V_loss = (300 W × 8% ÷ 92%) ÷ 25 A = 1.05 V。这个电压必须加进 M_g,max，否则满载时输出电压会掉出调整率要求。
算出 M_g,min = 0.99、M_g,max = 1.18 后，再考虑 110% 的过载能力，把 M_g,max 放大到 1.18 × 110% = 1.30。这个 1.30 就是选 Ln、Qe 的硬指标。
选 L_n 与 Q_e
用第 2 篇的峰值增益曲线作为工具图。
— 峰值增益曲线：横轴 Q_e、纵轴可达峰值增益 M_g_ap，一族曲线对应不同 L_n；图上标注了 L_n = 3.5 插值点
用法很直接：把 M_g,max = 1.30 画成水平线，只要选中的 (L_n, Q_e) 曲线在这条线之上，设计就满足增益要求。
选择 L_n = 3.5、Q_e = 0.45，查图得 M_g_ap = 1.56，大于 1.30，余量约 20%。
图里没有 L_n = 3.5 这条曲线，需要在 L_n = 3 与 L_n = 4 之间插值得到——这是实际工作中最常见的一步操作。
选值的两条经验：L_n 小 → 峰值增益高、ZVS 容易，但 L_m 小导致励磁电流大、导通损耗上升；Q_e 小 → 增益高，但同样的增益调整需要更大的频率变化范围。经验起点：L_n ≈ 5、Q_e ≈ 0.5。
计算等效负载电阻 R_e
直接套用第 2 篇推导出的折算公式（满载、n = 16、P_o = 300 W）：
R_e = 8n² / π² × V_o² / P_o = 8 × 16² / π² × 12² / 300 = 99.7 Ω
注意这个数字的用法：Q_e 是按满载工况算的，过载时要按 110% 电流重算，得到 R_e = 90.6 Ω、Q_e = 0.52。校验增益曲线时这两条都要画。
计算谐振网络三件套
先取一个串联谐振频率初值（这里取 130 kHz），再依次算出电容、电感。
C_r = 1 / (2π × f_sw × Q_e × R_e) = 1 / (2π × 0.45 × 130 kHz × 99.7 Ω) = 27.3 nF
L_r = 1 / [(2π f₀)² × C_r] = 1 / [(2π × 130 kHz)² × 27.3 nF] = 54.9 µH ≈ 60 µH
L_m = L_n × L_r = 3.5 × 60 µH = 210 µH
到这里得到初值：C_r = 27.3 nF、L_r = 60 µH、L_m = 210 µH。这三个数字是“计算值”，后面还会因实际元件规格而调整——第 06 节会看到它有多重要。
03
PART
校验
VERIFICATION · 增益曲线对边界
参数算完必须回到曲线上复核。用取整后的实际元件值反算串联谐振频率：
f₀ = 1 / (2π√(L_r × C_r)) = 1 / (2π√(60 µH × 27.3 nF)) = 124.4 kHz
由此得到两个工作点的归一化位置：
增益下限对应的工作点：f_n,max = 1.02，即 126.9 kHz——离最高频率上限 150 kHz 还有充足余量；
增益上限（过载）对应的工作点：f_n,min = 0.65，即 80.9 kHz，在 70 kHz 下限之上。
把计算结果画出来，就是这张设计验证图：
— 设计验证：L_n = 3.5 的增益曲线族与两条需求边界（M_g_max = 1.3 / M_g_min = 0.99），以及 70 kHz、150 kHz、124.4 kHz 的频率标注
三条曲线的含义各不相同：以 Q_e = 0 表示空载、Q_e = 0.47 表示满载、Q_e = 0.52 表示 110% 过载。可以看到两个关键事实：过载曲线的峰值高于需求边界，有约 5% 的余量；三条曲线与两条水平线的交点都落在 0.65–1.02 的频率窗口内。
✦ 为什么必须画过载曲线？
过载时 Q_e 最大、曲线被压得最扁——它是所有工况里增益能力最差的一条。只看满载曲线会误以为余量充足，实际带载 110% 时就会掉出感性区。
04
PART
ZVS 验证
ZVS CHECK · 能量与时间双关验证
前面所有讨论都在感性区打转，但“在感性区”只是必要条件。真正要让 ZVS 落地，还需要两个充分条件：足够的能量和足够的时间。
— ZVS 的等效电路与时序：死区期间励磁电流 Im 给寄生电容 Cds 充放电，Q2 的漏源电压降到零、体二极管导通后才开通
ZVS 是怎么发生的
先看物理过程。在上下管切换的死区时间里，谐振电流 I_r 与励磁电流 I_m 相等——因为此时次级二极管已经截止，能量不再往副边传。这股电流在给下管的寄生电容 C_ds 放电、同时给上管的寄生电容充电。等到下管漏源电压降到零、体二极管导通，此时再开通下管，就是零电压开通。
充分条件一：能量要够
½ × (L_m + L_r) × I_m,peak² ≥ ½ × (2C_eq) × V_in²
左边是参与 ZVS 的磁能（主要来自 L_m），右边是两只 MOSFET 寄生电容要充到的能量。先算最恶劣工况——最高输入电压、最小励磁电流时：
I_m = n × V_o / (L_m × 2π f_sw) × 0.901 = 16 × 12 / (2π × 80.7 kHz × 210 µH) × 0.901 = 1.63 A
代入得磁能 ≈ 286.5 µJ；而寄生电容所需能量（C_eq = 200 pF、V_in = 405 V）仅 32.8 µJ。余量接近 9 倍，能量条件轻松满足。
充分条件二：时间要够
t_dead ≥ 16 × C_eq × f_sw × L_m
代入 C_eq = 200 pF、f_sw = 127 kHz、L_m = 210 µH，算得 死区时间至少 85 ns。实际取 100 ns，留出余量。
这个数字直接决定死区设置：太小，电容放不完电、ZVS 失败；太大，死区期间环流变长、有效占空比损失增大、损耗上升。100 ns 是这类设计里非常有代表性的取值。
✦ 两个条件的次序
能量条件是“有没有油”，时间条件是“来不来得及”。二者缺一不可，但验证时先算能量——因为能量不够是结构性问题，调死区时间救不回来。
05
PART
器件选型
COMPONENTS · 每一项都给出理由
功率级定下来之后，进入器件选型。这一节按元件逐个过，每一项都说明“为什么是这个值”。
原边 MOSFET
耐压：每只管子承受的最大电压就是输入电压，405 V 输入取 500 V 器件，留出约 23% 余量。
电流：稳态下每只管承担一半谐振电流；但启动与瞬态时，单管电流可达完整谐振电流（110% 过载下约 2.51 A），选型要按这个来。
因为 ZVS 已经把开关损耗压得很低，导通损耗成为主要损耗，应选低 R_ds(on) 器件——但要清楚 R_ds(on) 与 C_ds 此消彼长：C_ds 越大，ZVS 需要的能量和时间越多。
变压器
注意副边 21.6 A 这个电流：它是中心抽头结构下每个绕组的电流，而不是总输出电流。设计绕组线径时必须按这个数来。
谐振电感与谐振电容
谐振电感 60 µH、额定电流 2.6 A，端电压约 75.7 V（按最低工作频率 80.7 kHz 处计算），实际选 100 V 耐压。
谐振电容是这块最容易做错的地方。它要承受高频大电流，因此：
电解电容不能用：等效串联电阻与损耗角都太大；
X7R 多层陶瓷不推荐：介质损耗高，大电流下温升严重；
NP0 可以但容量受限：损耗极低，可惜做不大；
金属化聚丙烯薄膜电容是首选：损耗角极低、能承受高频大电流。
还有一个容易忽略的细节：电容耐压必须按频率降额。资料中的例子是：一颗标称 600 V_RMS 的 12 nF 电容，在 100 kHz 下只能当 300 V_RMS 用——高频下可用电压直接减半。
本设计算得谐振电容的峰值电压约 467 V：直流分量（V_in/2）+ 交流分量（187.9 V）叠加，选型耐压必须覆盖这个峰值并留余量。
整流二极管与输出电容
整流二极管的反向电压由变比决定：405 V ÷ 2 ÷ 16 × 2 ≈ 25 V，选 30 V 器件。电流按半波平均值 13.8 A 计算。
输出电容的特殊之处在于：LLC 的输出滤波可以只用电容、不需要 LC 二阶滤波，但所有交流分量都要由电容承担。算出的 RMS 纹波电流是 12.1 A（100 kHz），因此必须多颗并联。
铝聚合物固态电容是合适选择：高纹波电流能力 + 低 ESR。为满足 120 mV 纹波要求，最大允许 ESR 为：
ESR_max = V_o(pk-pk) / I_o(pk-pk) = 0.12 V / (25 A × π/2 / 2) = 3.05 mΩ
也就是说：选电容时不是看容量够不够，而是看纹波电流能力和 ESR 够不够。容量本身在 LLC 输出滤波里反而最不敏感。
06
PART
实测
BENCH TEST · 设计与现实的距离
回到第 02 节的那句话：计算值是起点，不是终点。实际样机的最终参数是这样的：
每一次改动都会牵动另外两个参数——这就是为什么资料里反复强调“迭代”：FHA 负责给出合理起点，让迭代次数降到最少。
实测结果
— 实测结果：效率曲线（375 / 390 / 405 V 三种输入）、输出纹波（90 mV）、谐振网络电压波形与电流波形
三项关键指标都达成了：
效率：390 V 输入、满载 25 A 时高于规格要求的 90%，三种输入电压下的曲线都保持在 90% 以上；
输出纹波：实测约 90 mV，优于 120 mV 的要求；
频率范围：空载 127 kHz、满载 80 kHz，完整落在 70–150 kHz 设计窗内。
更重要的是回头看 FHA 的准确度：在谐振点附近公式预测与实机测量高度吻合；峰值区域实测增益还高于公式值，说明实际设计余量比纸面计算更大。
一台商用 LLC 电源从参数计算到样机定型，通常要经历 1–2 轮迭代。FHA 的价值不是让你一次算对，而是让你第一版就落在正确的区域内。
///
PART
写在最后
LAST · 三篇之后
三篇看下来，LLC 的设计逻辑其实是一条很短的链：
拓扑选型
ZVS + 宽增益
FHA 建模
三个参数一条公式
参数落地
曲线校验 + ZVS 双验证
剩下的都是器件工程，与拓扑本身无关
真正需要记住的判断只有几条：
工作点永远待在谐振峰右侧——感性区是 ZVS 的前提，容性区会烧管；
增益能力由最重负载那条曲线决定——过载工况才是增益能力最差的时候；
ZVS 要同时满足能量与时间两个条件——缺一个都实现不了；
谐振电容不能用 X7R 或电解——它是全电路中对损耗最敏感的元件。
